PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-026062

(43) Date of publication of application: 29.01.1990

(51)Int.CI.

H01L 27/06

H01L 21/331 H01L 29/73

(21)Application number: 63-175980

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

14.07.1988


(72)Inventor: YAMAOKA TORU

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To simplify a process by making a conductive film of one layer and simultaneously forming a gate electrode and an emitter electrode.

CONSTITUTION: A polycrystalline silicon film 21 and a low-resistance silicide film 22 are made to grow for making a so-called polycide construction, while this is selectively etched by simultaneously forming a gate electrode 10 on a gate oxide film of a MOS transistor, an emitter electrode 17 coming into contact therewith on an emitter region 18 of an NPN transistor and a collector electrode 23 coming into contact therewith on a collector contact region 20. In this way, the gate electrode 10 and the emitter electrode 17 are simultaneously formed so that a process can be simplified.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection]

Searching PAJ Page 2 of 2

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-26062

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月29日

H 01 L 29/73

7735-5F

- H 01 L 27/06 3 2 1

大阪府門真市大字門真1006番地

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

半導体集積回路の製造方法

20特 頭 昭63-175980

②出 顋 昭63(1988)7月14日

@発 明 者 圀 徹

大阪府門真市大字門真1006番地 松下電子工業株式会社内

Ш 勿出 顧 人 松下電子工業株式会社

19代 理 弁理士 森本 義 弘

細

発明の名称

半導体集積回路の製造方法

特許請求の範囲

MOSトランジスタのソースおよびドレイ ン形成予定領域上にゲート酸化膜となるシリコ ン酸化膜を形成する工程と、NPNトランジス タのエミッタおよびベース形成予定領域上にゲ ート酸化膜よりも厚いシリコン酸化膜を形成す る工程と、n型の不純物を選択的にイオン注入 してペース領域およびコレクタウオール層にエ ミッタ領域およびコレクタコンタクト領域を形 成する工程と、前記ゲート酸化膜上と前配エミ ッタ領域上および前記コレクタコンタクト領域 上とにポリサイド膜を形成する工程と、前記ポ リサイド膜を選択的にエッチングすることによ りMOSトランジスタのゲート電極とNPNト ランジスタのエミッタ電極およびコレクタ電極 を同時に形成する工程と、PチャンネルMOS トランジスタのソース領域およびドレイン領域

とNPNトランジスタのグラフトペース領域と を同時に自己整合的に形成する工程とを備えた 半導体象積回路の製造方法。

発明の詳細な説明

産業上の利用分野

本発明は、同一半導体基板内にパイポーラトラ ンジスタとMOSトランジスタを形成する半導体 集積回路の製造方法に関するものである。

従来の技術

パイポーラトランジスタとCMOS(相補形M OS)トランジスタを同一半導体基板内に集積化 した従来の半導体集積回路は、第2図に示すよう な構造をしている。以下、第2図を参照して従来 の半導体集積回路の構造とその製造方法の一例に ついて説明する。

まず、n型埋め込み領域 2 . 21 および p 型埋め 込み領域3,31が選択的に形成されたp型単結晶 シリコン基板1の上に、比抵抗が1~5Ωcmのn型 シリコンエピタキシャル層4を形成し、n型不純 物の拡散で□型埋め込み領域2、21の上にはこれ

に感がるNウェル領域5を、またP型不純物の拡 位でp型埋め込み領域3の上にはこれに緊がるp 型分雄領域 6を形成し、また、p型埋め込み領域 31の上にはPウエル領域7を形成する。さらに週 択酸化法により、厚いシリコン酸化膜を成長させ て素子分雄領域8を形成する。その後、ゲート酸 化版となる恐いシリコン酸化膜9を形成し、さら にこの上に多結晶シリコンなどの遊업膜を選択的 に形成してゲート戦極10を形成する。次に、n型 不納物の拡散により n 型埋め込み領域 2 上の N ゥ エル領域 5 にNPNトランジスタのコレクタウォ ール圏11を形成し、さらにp型の不純物をn型埋 め込み領域 2 上の N ウエル領域 5 に選択的にイオ ン注入してベース領域12を形成する。次に n 型の 不純物をp型埋め込み領域31上のPウエル領域で に選択的にイオン注入してNチャンネルMOSト ランジスタのn-ソース領域13 およびn-ドレイン領 城 113 を形成し、さらに、シリコン酸化膜などに よりゲート電極10に側壁14を形成した後、 n型の 不ぬ物を選択的にイオン注入し、n-ソース領域13

本発明は上記問題を解決するもので、MOSトランジスタのゲート電極とNPNトランジスタのエミッタ電極を同時に形成して工程を簡略化でき、また、NPNトランジスタのグラフトベースをPチャンネルMOSトランジスタのソースおよびドレイン形成時に同時にかつ自己盛合的に形成できる半導体装置の製造方法を提供することを目的とするものである。

課題を解決するための手段

上記問題を解決するために本発明は、MOSトランジスタのソースおよびドレイン形成予定領域上にゲート酸化限となるシリコン酸化度を形成する工程と、NPNトランジスタのエミッタのエミッタのエミッタのないのでである工程と、n型の化度を形成する工程と、n型はないのクタウォール形にエミッタ領域は、n配にプロンタクト領域を形成する工程と、n配にプロンタクト領域とでポリサイド膜を形成する工程とにポリサイド膜を形成する工程とにポリサイド膜を形成する工程との対象を受ける工程とにポリサイド膜を形成するエ

およびn・ドレイン領域 113 に密接してNチャンネルMOSトランジスタのn・ソース領域 15 およびn・ドレイン領域 115 を形成することにより、NチャンネルMOSトランジスタのLDD (Lightiy Doped Drain) 松造を形成する。さらに、P型の不純物をn型埋め込み領域21上のNウエル側OSトランジスタのソース領域16 およびドレイン領域116を形成する。次に、多結晶シリコンなどを第2の砂に対する。次に、多結晶シリコンなどを第2の砂に対する。エミッタの拡散 17を形成する。エミッタの拡散 18 は、 通常エミッタ 電極17 である第2の 砂口段からの拡散により形成される。

発明が解決しようとする課題

このような従来の製造方法では、MOSトランジスタのゲート電極10とNPNトランジスタのエミッタ電極17を形成するために二層の砂電膜を必要とし、工程が複雑になるという問題があった。また、NPNトランジスタのグラフトペースが自己盛合的に形成できないという問題があった。

と、前記ポリサイド股を選択的にエッチングする ことによりMOSトランジスタのゲート電極とN PNトランジスタのエミッタ電極およびコレクタ 電접を同時に形成する工程と、PチャンネルMO Sトランジスタのソース領域およびドレイン領域 とNPNトランジスタのグラフトベース領域とを 同時に自己整合的に形成する工程とを備えたもの である。

作用

上配機成により、MOSトランジスタのゲート
に極とNPNトランジスタのエミッタ電極を形成
する辺辺膜を一間にして、ゲート配極とエミッタ
に極を同時に形成することができ、さらに、Pチャンネルトランジスタのソース領域およびドレイン領域の形成と同時に、エミッタ電極をマスクにしてNPNトランジスタの高速化が可能となる。

突施例

以下本発明の一実施例を図面に基づいて説明す

る。

第1 図は本発明の一実施例の半導体集積回路の製造方法の工程がれ図を示し、これを用いてその製造方法を説明する。まず、第1 図(a)に示すように、n型埋め込み領域2・21 およびp型埋結晶シリコン基板1 の上に、比抵抗が1~511cmのn型シリコンエピタキシャル船4を形成し、n型不純物の1 型型埋め込み領域2・21 の上にはこれに窓がるNウエル領域5を、また、p型不純物の拡散でp型埋め込み領域2・21 の上にはこれに窓がるNウエル領域5を、また、p型不純物の拡散でp型埋め込み領域31の上にはCれに窓がるの対域31の上にはPウエル領域1 を形成する。さらに、双鉄子分離領域8を形成する。

次に第1図(b)に示すように、 n 型不ぬ物の拡散により N P N トランジスタのコレクタウェール 211 を形成した後、 M O S トランジスタのソースおよびドレイン形成予定領域上にゲート酸化膜となる薄いシリコン酸化膜 9 を形成し、さらにこの上

イオン住入してNチャンネルMOSトランジスタ の n-ソース 鈕 妹 13 および n-ドレイン 鈕 妹 113 を形 成し、さらにシリコン酸化膜などによりゲート電 極10、エミッタ電極17およびコレクタ電極23に側 壁 14 を形成した後、 n 型の不純物を選択的にイオ ン注入し、n-ソース領域13およびn-ドレイン領域 113に隣接してNチャンネルMOSトランジスタ のn・ソース領域15およびn・ドレイン領域 115 を形 成するととにより、NチャンネルMOSトランジ スタのLVD櫓造を形成する。さらに、p型の不 純物を n 型塩め込み飯城 21上の N ウエル銀城 5 お よび活性ペース領域12に選択的にイオン注入して、 PチャンネルMUSトランジスタのソース領域16 およびドレイン領域 116 と、NPNトランジスタ のグラフトペース領域24とを同時に自己整合的に 形成する。

ての後、図示していないが、基板表面に酸化シリコン膜を形成し、グラフトベース領域 24と N チャンネルM O S トランジスタの n・ソース領域 15 と n・ドレイン領域 115 と P チャンネル M O S トラン

に 1000 ~ 2000 人程度の多結晶シリコン膜を成長 させる。次に選択酸化法により、n型埋め込み領 鯎 2 上の N ウェル領域 5 の N P N トランジスタの エミッタおよびベース形成予定領域にゲート酸化 膜の薄いシリコン酸化腺がよりも厚いシリコン酸 化駅 19 を形成した後、p型の不純物を選択的にィ オン住入して活性ペース領域12を形成する。さら にn型の不純物を選択的にイオン注入して活性ペ ース領域12 およびコレクタウオール圏11 にエミッ タ領域18 およびコレクタコンタクト領域20を形成 する。次に 1000 ~ 2000 人の多結晶シリコン膜 21 と 1500 ~ 2000 人程度の低抵抗シリサイド膜22 を 成長していわゆるポリサイド構造とし、これを選 択的にエッチングしてMOSトランジスタのゲー ト酸化販上にゲート電極 10 と、NPNトランジス タのエミッタ領域18上にこれと接触するエミッタ **교極17 およびコレクタコンタクト領域 20上にこれ** と接触するコレクタ電極23とを同時に形成する。

次に第1図に)に示すように、n型の不純物をp 塑型め込み領域31上のPウエル領域7に選択的に

ジスタのソース領域16 およびドレイン領域 116 IC コンタクト窓を形成し、このコンタクト窓にアルミニウムの電極を形成することにより、Bi-CMOS の築敬回路を完成する。

発明の効果

以上のように本発明の半辺体集額回路の製造方法によれば、MOSトランジスタのゲート電極とエミック電極を同時に形成することが可能となり、工程が御路化される。また、NPNトランジスタのソースおよびドレイン形成時に同時にかかったで、MPNトランジスタの高速化が図れる。また、エミッタ電極とゲート電極をポリサイド構造にすることにより、案子の高速化が図れる。

4 図面の簡単な説明


第1図(a)~(c)は本発明の一実施例による半導体 集積回路の製造方法を示す工程流れ図、第2図は 従来の半率体集積回路の構造を示す筋面図である。

1 … p 型単結晶シリコン基板、 2 , 21 … n 型 埋

め込み領域、3,31…p型堰め込み領域、4…n型 シリコンエピタキシャル層、5···Nウエル領域、 6 ··· p 型分離領域、 7 ··· P ウエル領域、 8 ··· 業子 分離領域、 9 ··· 薄い シリコン酸化膜、10 ··· ゲート 電伍、11… NPN トランジスタのコレクタウオール 層、12··· NPN トランジスタの活性ペース領域、13 … N チャンネル MOS トランジスタの n ソース領域、 113 ··· N チャンネル MOS トランジスタの ff ドレイ ン領域、14… 電飯の髑壁、15… N チャンネル MOS トランジスタの n゚ソース 領 坂 、 115 … N チャンネ ル MOS トランジスタの nºドレイン領 妓、16… P チ ャンネル MOS トランジスタのソース質杖、 116 … P チャンネル MOS トランジスタのドレイン領域、 17…エミッタ電板、18…エミッタ領域、19…厚い シリコン酸化膜、20…コレクタコンタクト傾坡、 21… 多結晶シリコン膜、22… 低抵抗シリサイド膜、 23…コレクタ電極、24… NPN トランジスタのグラ フトペース領域。


> 代理人 46

第 1 図(foz)



13…N チャンキルMOSトランジスタのカーソース 行域 113…N キャンネルHOSトランジスタの カ・ドレイ:原文式 14…ゲート、エミッタ、コレクタの各意様の側型 15…NチャンオルMOSトランジスタのカッソ・ス領域 リラ…NチャンネルMOS トランジスタの カード・イン 役 1成 16…アキンキルののようンジスタのソース領域 116…アチャンキルハロストランジスタのドレイン領域 20 ···NPN トランジスタの グラフトベース領域

第 / 図 (fol)




1…P型単結晶シリコン基板 3.31--ア型理め込み領域 9--シリコン酸化膜 4…の型シリコンエピタキシャル層 5…Nウェル領域

6…P型分離循域

7…Pウェル領域 10…ゲート電移 11-13679ウオール層 12…ベース領域

17…エミッタ電荷 18…エミッタ領域 19…シリコン酸化膜 20…コレクタコンタクト領域 21…多結晶シリフン腰 22…松松抗シリサイド膜 23…フレクタ電極



第2図

